Техника микропроцессорных систем в коммутации

СОДЕРЖАНИЕ КУРСА

Лекция 1.
1. Организация микропроцессорной системы
2. Центральный процессорный узел
2.1. Устройство центрального процессорного узла
2.2. Выполнение команд
Лекция 2.
2.3. Архитектура МП
2.3.1. Множество команд
2.3.2. Программная модель
2.3.2.1. Регистры
2.3.2.2. Типы данных
Лекция 3.
2.3.3. Модели памяти
2.3.3.1. Адресное пространство
2.3.3.2. Порядок байт
2.3.3.3. Когерентность памяти
2.3.3.4. Защита памяти
2.3.4. Модель прерываний
Лекция 4.
2.3.5.Модель управления памятью
2.3.5.1. Страничная организация памяти
2.3.5.2. Сегментация памяти
Лекция 5.
2.4.Кэш-память
2.4.1.Кэш-память прямого отображения
2.4.2. Ассоциативная по множеству кэш-память
2.4.3.Обновление кэш-памяти.
2.4.4.Протокол когерентности кэширования с обратной записью.
2.4.5. Команды поддержки когерентности памяти
Лекция 6.
2.5. Устройство управления памятью
2.5.1.Трансляция адресов блоков
2.5.2. Трансляция адресов страниц
Лекция 7.
2.6. Узел выборки команд
Лекция 8.
3. Магистраль микропроцессорной системы
3.1. Циклы обращения к магистрали
3.2. Двухшинная магистраль
3.3. Магистраль PCI
Лекция 9.
4. Основная память микропроцессорной системы
4.1....